【实验室简介】
RISC-V国际开源实验室（以下简称 RIOS 实验室）于2019年11月在深圳揭牌成立，是以2017年图灵奖得主大卫·帕特森教授（David A. Patterson）及其核心团队成员为基础，以清华-伯克利深圳学院为依托单位成立的世界领先的RISC-V开源指令集架构CPU及产业生态体系创新前沿研究机构。
RIOS实验室将瞄准世界CPU产业战略发展新方向和粤港澳大湾区产业创新需求，聚焦于RISC-V开源指令集CPU研究领域开展研究，相关研究面向未来智能低碳战略性新兴产业布局，包括：低能耗存储计算融合技术前沿探索，开源软硬件融合系统与生态环境建设，从OpenISA指令集、OpenEDA工具、到OpenPDK流片生产等全芯供应链开源探索及安全可靠验证。
RIOS实验室在大卫·帕特森教授的带领下，致力于研发以下六大技术，并将研发成果通过技术开源回馈社会，加速学术和技术研发及产业生态的融合创新发展：
· 开源芯片设计
· 编译器优化和运行
· 低能耗边缘微架构
· 极低功耗高可靠存储及计算架构
· 基于开源架构的操作系统
· RISC-V软硬件全供应链开源生态体系
实验室项目PicoRio：https://picorio-doc.readthedocs.io/en/latest/
【岗位名称】
RTL设计工程师
【工作地点】
深圳
【岗位职责】
- 为实验室基于RISC-V CPU内核的机器学习ASIC芯片设计RTL
- 微架构及实现
- 能够在功能、性能、功率和面积需求之间做出合理权衡
- 参与设计和代码审查
- 优化芯片的时钟及功耗
- 为模拟仿真过程中的芯片功能和性能调试提供支持
- 为RTL设计编写计时和功耗限制
【岗位要求】
1.本科以上学历，硕士、博士更优，电子、计算机、物理、数学等相关理工科专业；
2.具备使用System Verilog进行RTL设计的经验- 良好的Python/Perl/Tcl脚本编写能力；
3.具备功耗优化相关知识- 对RISC-V指令集、CPU体系架构、存储器分级体系有所了解将优先考虑- 熟悉Pipeline设计原理- 熟悉仿真技术为佳，如Zebu, FPGA；
4.英文听说读写能力熟练- 优秀的学习能力、责任心和团队协作能力；
5.有跨地域、跨时区, 跨语言协作经验的优先考虑。
【薪酬福利】
工资和福利待遇按照国家和清华大学相关规定从优执行，经验丰富且能力突出者，一事一议。
加入清华-伯克利RISC-V国际开源实验室，你得到的不仅是一份工作，更是一条充满挑战又极具成长性的职业发展通道，以及支持你在这条职业道路上实现自我、获得成功的全面支持：
专业技能的飞速提升
优秀员工的奖金激励
健全的社会保险和健康医疗保障
优美舒适的办公环境
定期交流展示机会
伴随实验室发展的晋升空间
最前沿领域知识和技术
全球化视野和文化多样性
【应聘材料】
1）本人简历（请包括：个人基本信息、近照、从大学起教育背景、工作简历、科研成果、通讯地址及联系电话等）；
2）能充分反映本人学术水平的有关材料，如：论著目录、代表性论文、论文被收录和引用情况、获奖情况和主要承担课题或工程情况、未来研究计划等。
【联系方式】
联系人：张老师
E-mail：info@rioslab.org
（将邮件以“姓名- 岗位（实习or全职）”命名，发送应聘材料到info@rioslab.org)
联系地址：广东省深圳市南山区南山智园C3栋
